本書以實例講解的方式對HDL語言的設計方法進行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設計流程、語法及建模方式等內(nèi)容；第4章至第6章主要討論如何合理地使用Verilog HDL語言描述高性能的可綜合電路；第7章和第8章重點介紹了如何編寫測試激勵以及Verilog的仿真原理；第9章展望HDL語言的發(fā)展趨勢。本書配有一張光盤，光盤中收錄了書中示例的工程文件、設計源文件及說明文件等。另外為了配合讀者進一步學習，光盤中還提供了Verilog 1995和Verilog 2001這兩個版本的IEEE標準文獻，讀者可以從中查閱Verilog的語法細節(jié)。本書圍繞設計和驗證兩大主題展開討論，內(nèi)容豐富，實用性強，可作為高等院校通信工程、電子工程、計算機、微電子和半導體等相關專業(yè)的教材，也可作為硬件工程師和IC工程師的參考書。 [1-2]