此為PDF電子書. 要源碼的見我其他下載資源. 總共4個分卷，此為第1個.下全了才能正常解壓. 國內電子設計界著名教授北航夏宇聞又一力作！本書是《Verilog數字系統設計教程》（第2版）的姊妹篇。 內容簡介回到頂部↑Verilog SOPC 高級實驗教程是為學習Verilog語言之后，想在FPGA上設計并實現嵌入式數字系統的人們而專門編寫的。本實驗教程是《Verilog數字系統設計教程》（第2版）的后續課程，是姊妹篇。本書通過由淺入深的10個實驗，詳細地介紹了ModelSim 6.0和Quartus Ⅱ 8.1的操作步驟，扼要地介紹了Quartus Ⅱ 8.1的主要設計資源和SOPCBuilder等工具的應用方法，并闡述了如何配合自己設計的Verilog模塊和FPGA中的內嵌處理器Nios Ⅱ 等現成IP資源，設計并實現高性能嵌入式硬件/軟件系統。本實驗教程也可以作為集成電路設計專業系統芯片（SoC）前端邏輯設計和驗證課程的實驗教材。為了使闡述的內容更加具體，本教程中的每個實驗均選用Altera FPGA （型號為Cyclone Ⅱ EP2C35F672C8）實現，并在革新科技公司專業級實驗平臺GXSOC/SOPC運行通過。 本書可作為電子信息、自動控制、計算機工程類大學本科高年級學生和研究生的教學用書，亦可供其他工程技術人員自學與參考。 目錄回到頂部↑第1講 ModelSim SE 6.0的操作 　1.1 創建設計文件的目錄 　1.2 編寫RTL代碼 　1.3 編寫測試代碼 　1.4 開始RTL仿真前的準備工作 　1.5 編譯前的準備、編譯和加載 　1.6 波形觀察器的設置 　1.7 仿真的運行控制 　總結 　思考題 第2講 Quartus 8.1入門 　2.1 Quartus Ⅱ 的基本操作知識 　2.2 Quartus Ⅱ 的在線幫助 　2.3 建立新的設計項目 　2.4 用線路原理圖為輸入設計電路 　2.5 編譯器的使用 　2.6 對已設計的電路進行仿真 　2.7 對已布局布線的電路進行時序仿真 　總結 　思考題 .第3講 用Altera器件實現電路 　3.1 用Cyclone Ⅱ FPGA實現電路 　3.2 芯片的選擇 　3.3 項目的編譯 　3.4 在FPGA中實現設計的電路 　總結 　思考題 第4講 參數化模塊庫的使用 　4.1 在Quartus Ⅱ 下建立引用參數化模塊的目錄和設計項目 　4.2 在Quartus Ⅱ 下進入設計資源引用環境 　4.3 參數化加法-減法器的配置和確認 　4.4 參數化加法器的編譯和時序分析 　4.5 復雜算術運算的硬件邏輯實現 　總結 　思考題 第5講 鎖相環模塊和SignalTap的使用 第6講 Quartus Ⅱ SOPCBuilder的使用 第7講 在Nios Ⅱ 系統中融入IP 第8講 LCD顯示控制器IP的設計 第9講 BitBLT控制器IP 第10講 復雜SOPC系統的設計 本書的結束語 附錄 GXSOC/ SOPC 專業級創新開發實驗平臺