用verilog實現(xiàn)FOC算法的SVPWM部分，工程是quartus13.0建立的，用的IP核較少，可移植性強，可以輕松用到xilinx，lattice等平臺上。