資源簡介
Verilog實現的異步FIFO，不調用IP核，兩級寄存器實現讀寫指針的同步，地址采用格雷碼形式防止亞穩態
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件???????1155??2019-04-01?14:19??wptr_full.v
?????文件???????2320??2019-04-01?11:30??fifo.v
?????文件????????732??2019-04-01?11:14??fifomem.v
?????文件???????1359??2019-04-01?14:30??rptr_empty.v
?????文件????????539??2019-04-01?14:30??sync_r2w.v
?????文件????????473??2019-04-01?14:30??sync_w2r.v
-----------?---------??----------?-----??----
?????????????????6578????????????????????6
-----------?---------??----------?-----??----
?????文件???????1155??2019-04-01?14:19??wptr_full.v
?????文件???????2320??2019-04-01?11:30??fifo.v
?????文件????????732??2019-04-01?11:14??fifomem.v
?????文件???????1359??2019-04-01?14:30??rptr_empty.v
?????文件????????539??2019-04-01?14:30??sync_r2w.v
?????文件????????473??2019-04-01?14:30??sync_w2r.v
-----------?---------??----------?-----??----
?????????????????6578????????????????????6
評論
共有 條評論