91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
其他
上傳
VIP購(gòu)買(mǎi)
登錄
注冊(cè)賬號(hào)
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
AI
其他
fpga 課程設(shè)計(jì)
收藏(0)
大小: 1.45MB
文件類(lèi)型: .doc
金幣: 1
下載: 0 次
發(fā)布日期: 2023-08-17
語(yǔ)言
:
其他
標(biāo)簽
:
交通燈
??
fpga
??
verilog
??
高速下載
資源簡(jiǎn)介
課程設(shè)計(jì) 交通燈控制 fpga 基于fpga的課程設(shè)計(jì)
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
gps模塊gps模塊gps模塊
下一篇:
易潔倉(cāng)庫(kù)管理軟件V3.3.0.298完美破解免安裝版3
挑錯(cuò)
打印
評(píng)論
共有
條評(píng)論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
7 創(chuàng)龍TMS320C665x基于廣州創(chuàng)龍編寫(xiě)的
多周期MIPS指令CPU的fpga實(shí)現(xiàn)
匯編語(yǔ)言編寫(xiě)的交通燈模擬系統(tǒng) 計(jì)算
基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)
深度圖以及基于DIBR的2D轉(zhuǎn)3D資料
VerilogHDL語(yǔ)言單時(shí)鐘周期CPU設(shè)計(jì)
行人過(guò)街手動(dòng)交通燈控制模塊設(shè)計(jì)
FPGA數(shù)字存儲(chǔ)掃頻儀-源代碼及PCB圖
畢業(yè)設(shè)計(jì)論文基于FPGA技術(shù)的數(shù)字存儲(chǔ)
zedboard zynq HDMI FPGA工程
數(shù)字電子技術(shù)課程設(shè)計(jì) 醫(yī)院病房呼叫
xilinx的fpga+pcie數(shù)據(jù)采集卡,包括linu
FPGA 實(shí)現(xiàn)多進(jìn)制FSK調(diào)制解調(diào)(含代碼,
異步fifo設(shè)計(jì)verilog源代碼
16QAM調(diào)制解調(diào)系統(tǒng)的FPGA實(shí)現(xiàn)
FPGA程序:VHDL超聲波測(cè)距+數(shù)碼管+不同
Vivado下用Verilog編寫(xiě)的帶冒險(xiǎn)的5級(jí)MI
基于Verilog HDL數(shù)字頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)
正弦波信號(hào)發(fā)生器verilog代碼
FPGA_VHDL_Clock(鬧鐘)
基于FPGA的時(shí)延估計(jì)
fpga資源,De2-115中文數(shù)據(jù)手冊(cè)
Verilog實(shí)現(xiàn)串口收發(fā)協(xié)議帶奇偶校驗(yàn)位
基于FPGA的電子密碼鎖的設(shè)計(jì)與實(shí)現(xiàn)
字點(diǎn)陣生成程序C,Verilog版本
電子設(shè)計(jì)大賽 音頻信號(hào)分析儀的FP
Crack_dsp_builder_11.0
PS/2接口標(biāo)準(zhǔn)的verilog代碼,包括PS簡(jiǎn)介
基于HLS的Tiny_yolo卷積神經(jīng)網(wǎng)絡(luò)加速研
基于FPGA與VHDL的數(shù)字系統(tǒng)設(shè)計(jì)——打地
×
×
關(guān)于
發(fā)布源碼
版權(quán)說(shuō)明
川公網(wǎng)安備 51152502000135號(hào)
蜀ICP備17041055號(hào)
舉報(bào)郵箱softcode@aliyun.com