為了節約成本和提高DSP的利用率,提出了一種基于DSP+CPLD的數據采集系統的設計方案。該系統以TMS320F2812為DSP核心處理器,結合CPLD器件EPM3256進行邏輯設計,實現了DSP與A/D器件的高速并行工作。實例應用表明,該系統充分發揮了DSP的信號處理能力及CPLD編程簡單的優勢,提高了系統的性價比,具有一定的實用性。