資源簡介
使用Verilog實現(xiàn)16位單周期CPU,并且進行PCPU的軟件仿真
之前上傳的那個是32位的,傳錯了不好意思

代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件????????8594??2018-08-27?23:10??MIPS.zip
-----------?---------??----------?-----??----
?????文件????????8594??2018-08-27?23:10??MIPS.zip
評論
共有 條評論