91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
FPGA設計電子鐘
收藏(0)
大小: 255KB
文件類型: .doc
金幣: 1
下載: 0 次
發布日期: 2021-06-14
語言
:
其他
標簽
:
FPGA
??
高速下載
資源簡介
利用fpga開發板,verilog語言設計電子時鐘,萬年歷,便于大家學習硬件基礎入門
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
AEC-Q100_G_中文版
下一篇:
千里模塊.ec
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關資源
使用Verilog編寫的由半加器構成的16位
JK觸發器源代碼+測試代碼+實驗截圖
八位有符號加法器.docx
基于quartus的m序列產生
本科畢業設計論文——基于FPGA的圖像
基于FPGA的16x16點陣顯示漢字設計
HDB3編譯碼器設計
基于FGPA的ADC0809接口電路及程序設計
基于FPGA的任意波形發生器
system.pdf
FPGA實現的位同步電路
FPGA開發板原理圖
fpga實現浮點數加減乘除四則運算
Modelsim-IntelFPGA_crack
基于FPGA的打地鼠游戲課設報告
fpga電源管理....................
用Verilog實現的電子琴
FPGA實現DDS正弦波、方波、三角波發生
基于FPGA的OSD設計
基于FPGA的RSA加密算法的實現
基于verilog設計的PWM
樂曲硬件演奏電路設計1
cy68013A USB高速數據采集的FPGA程序源碼
FPGA串口收發字符串之串口接收模塊
基于fpga的DDS信號發生器四種波形
FPGA時序設計的Viso形狀庫
基于FPGA的VGA顯示控制器的實現
1024QAM調制解調系統的FPGA實現
UART 串口通信FPGA數據接收程序非常好
FPGA+AD7606并行8通道采集源Verilog程序
×
×
關于
發布源碼
版權說明
川公網安備 51152502000135號
蜀ICP備17041055號
舉報郵箱2121503599@qq.com