91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊(cè)賬號(hào)
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
點(diǎn)燈Verilog
收藏(0)
大小: 478B
文件類型: .v
金幣: 1
下載: 0 次
發(fā)布日期: 2021-01-03
語言
:
其他
標(biāo)簽
:
點(diǎn)燈
??
Verilog
??
高速下載
資源簡介
FPGA基本的點(diǎn)燈程序,頻率為27M,寫的比較簡單
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
CS校驗(yàn)計(jì)算器
下一篇:
audio resample音頻重采樣
挑錯(cuò)
打印
評(píng)論
共有
條評(píng)論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
《計(jì)算機(jī)原理與設(shè)計(jì):Verilog HDL版》-李
華為 Verilog_HDL_三套教程
Verilog 編寫基于SRAM 的代碼
Altera公司的Verilog Coding st
yle
Notepad++下Verilog自動(dòng)完成的配置文件
Verilog夏宇聞 數(shù)字系統(tǒng)設(shè)計(jì)課后題答案
Verilog8b10b編碼
Master SPI的Verilog源代碼(包括文檔 測
Verilog ADV7123的PAL D控制信號(hào)
基于FPGA cyclone II 的LCD顯示verilog代碼
占空比,幅值和步進(jìn)可調(diào)的DDS輸出,
32位進(jìn)位選擇加法器
[traffic]設(shè)計(jì)并實(shí)現(xiàn)一十字路口的紅、
FPGA直接驅(qū)動(dòng)LCD12864的Verilog程序
Verilog HDL 矩陣鍵盤掃描
verilog一維DCT算法程序
北航計(jì)組代碼四p5--Verilog流水線
北航計(jì)組實(shí)驗(yàn)代碼五p6--Verilog流水線
spi flash verilog simulation model仿真模型
高速緩存(Cache)的Verilog代碼
ad7705verilog程序
華為FPGA設(shè)計(jì)規(guī)范Verilog_HDL
用Verilog寫的等效采樣程序
verilog-XL操作手冊(cè)
verilog 交通燈
基于FPGA的Verilog HDL語言數(shù)字鐘
fpga flash control verilog
Verilog 數(shù)字鐘與汽車尾燈
CAN驅(qū)動(dòng)器-MCP2515-接口程序-Verilog
Verilog語言編寫的VGA顯示-俄羅斯方塊
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
蜀ICP備17041055號(hào)
舉報(bào)郵箱2121503599@qq.com