摘 　 要:研究了信道糾錯編碼 Turbo 碼 ,并提出了利用 FPGA 實現(xiàn) Turbo 碼編譯碼的方法。編碼采用了順序輸入 , 并行編碼 ,順序輸出。譯碼選用 Max2Log2MAP算法 ,針對該算法采用查表法實現(xiàn)交織 ,以提高交織速度 ,譯碼器 內部采用并行級聯(lián)調用 ,以減小譯碼延時。通過計算機模擬仿真表明 ,所設計實現(xiàn)的 Turbo 碼具有良好的性能和 實用價值。