91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
基于verilog設計的圍棋比賽限時限步器
收藏(0)
大小: 898B
文件類型: .qpf
金幣: 1
下載: 0 次
發布日期: 2021-05-14
語言
:
其他
標簽
:
verilog
??
高速下載
資源簡介
這是一個基于verilog設計的圍棋比賽限時限步的工具。在GW48板子上可以實現以下功能:1、復位;2、限步,30步;3、限時,每步棋的時間限定為60S;本人只是初學者,歡迎提議,相互進步。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
基于pscad的微型燃氣輪機
下一篇:
品優購完整項目(包含源碼-視頻-筆記).docx
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關資源
基于IIC通信的EEPROM讀/寫Verilog/VHDL程序
verilog實現多周期MIPSCPU設計,在model
sd_verilog
Verilog數字鐘設計實驗報告
基于verilog的小數分頻
RS(255239) Verilog HDL
任意層電梯設計Verilog源代碼
fpga verilog 串口發送程序
基于Verilog對m序列進行漢明碼編譯碼(
verilog 國外經典代碼
Verilog電梯設計FPGA代碼
明德揚FPGA全套視頻分享
如何用FPGA制作音樂盒并播放音樂
用于通信的4PPM編碼verilog代碼
基于FPGA實現AD轉換的verilog代碼
verilog時鐘
二維dct源代碼
Verilog時鐘按鍵去抖功能
Verilog的DS18b20代碼61593
除法器的Verilog實現
SOCVerilog源文件
fft1024 verilog代碼 非ip核想學習的
有關 verilog的76例源碼
多周期CPU的設計與Verilog實現
數字電子鐘verilog課程設計
FPGA讀寫 IS61LV25616AL的verilog程序
浮點運算單元(Verilog)
基于LCD12864的verilog代碼
四位串行進位加法器
FPGA實現的聯通區識別算法Verilog源代碼
×
×
關于
發布源碼
版權說明
川公網安備 51152502000135號
蜀ICP備17041055號
舉報郵箱2121503599@qq.com