91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
AI
其他
Advanced ASIC Chip Synthesis Using Synopsys Design Compiler
收藏(0)
大小: 15.2MB
文件類型: .pdf
金幣: 1
下載: 0 次
發布日期: 2023-08-01
語言
:
其他
標簽
:
asic
??
verilog
??
IC設計
??
高速下載
資源簡介
IC設計三大經典書籍,Advanced ASIC Chip Synthesis Using Synopsys Design Compiler,physical compiler and Primetime
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
各省地圖 放大不失真
下一篇:
SuperMap大數據GIS技術白皮書_v2.1.pdf
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關資源
設計與驗證:Verilog HDL 吳繼華編著
VerilogHDL那些事兒-整合篇.pdf
數字邏輯基礎與Verilog設計原書第2版
Visual Basic數據庫開發精粹是一本非常
FPGA開發板Verilog例程基礎+進階
VerilogHDL數字設計與綜合第二版帶書簽
Verilog HDL 程序設計與實踐可編輯版本
Design_of_Analog_CMOS_Integrated_ Circuits_Chi
國外經典FPGA-Prototyping-By-Verilog-Exampl
基于verilog的多周期CPU設計
FPGA驅動OLED動態顯示Verilog代碼
sublime text3 verilog&VHDL;語言專版
VHDL轉換VERILOG工具
verilog編寫的流水線cpu
MapBasic電子書教程()
《Visual Basic 數據采集與串口通信測控
SystemVerilog硬件設計及建模中文+英文
VisualBasic編程晉級:ActiveX控件.rar
Verilog編寫CRC5校驗碼,帶modelsim仿真,
基于verilog的FPGA實驗教程
Visual Basic 2015從入門到精通 全部書本
艾倫模擬集成電路及答案
基于Verilog的方波信號發生器加等精度
Verilog數字系統設計教程.pdf
Svpwm_verilog
潘松 《EDA技術實用教程第五版》ppt
基于FPGA的簡易密碼鎖
黑金spartan-6開發板verilog教程
設計與驗證:Verilog+HDL(清晰帶書簽)
Verilog實現MIPS流水線模擬
×
×
關于
發布源碼
版權說明
川公網安備 51152502000135號
蜀ICP備17041055號
舉報郵箱softcode@aliyun.com